

Gigamax – cache consistency

Jan Horabik

22.03.2005

Plan prezentacji

- Co to jest Gigamax?
- Organizacja pamięci
- Konstrukcja modelu
- Efekty
- Przykładowy kod

Co to jest Gigamax?

- Wieloprocessor stworzony przez Encore Computer Corporation
- Potrzeba weryfikacji – symulacje nie wystarczają
- Weryfikacja zgodności cache'y i braku blokady

Architektura




Figure 1: Gigamax memory architecture

Protokół

- Snooping cache
- **“read miss”** w cache – wysłanie sygnału read i oczekiwanie na odpowiedź
- Bus watcher – przechowuje informacje o adresach
- Stany bus watchera: Invalid, Shared, Owned, Xown (odnosnie kazdego adresu osobno)
- Reakcja – **“memory bypass signal”** - w przyszłości **“write response signal”** (podwojne zadanie)
- **“write invalidate”**


Zmiana wlasciciela

- Cache wysyla **“read private”** i zaklada blokade na swojego bus watcher'a
- bus watcher cache'a, ktory jest **“Owned”** przechwytuje sygnal, wysyla **“memory bypass”** i zmienia stan na **“Xown”**
- Po jakimś czasie wysyla **“write response”** i zmienia stan na **“Invalid”**
- Pierwszy bus watcher otrzymuje sygnal, zdejmuje blokade, uaktualnia cache'a.

Bus watcher w UIC


- Posiada pełną informację o lokalnych adresach i o tym, w których cache'ach są przechowywane kopie ich zawartości
- Decyduje gdzie przesyłać sygnały
- Eliminuje konieczność współdzielenia jednej szyny przez wszystkie procesory

Stany bus watcher'a



This cache's command

State 0 : Invalid
 State 1 : Shared
 State 2 : Owned
 State 3 : Xown
 State 4 : Xmem



Other cache's command

Notes:
 0 : memory bypass / flush private
 1 : memory bypass / flush public
 2 : invalidate

Figure 2: Bus watcher state diagram

Model

- Zajmujemy się tylko jednym adresem
- Abstrakcja:




Figure 4: An unbalanced abstraction


P: stan bus watcher'a, 1 bit danych, stan blokady, lista komunikatow do cache'a.

UIC: lista komunikatow

link: 2 kolejki komunikatow

Co chcemy sprawdzić?

- Slaba zgodność cache'y: zapis do jednej kopii, odczyt z wielu kopii, uaktualnianych co jakiś czas:



Co chcemy sprawdzi ?

- Brak sytuacji błędnych (bus watcher sygnalizuje błąd, gdy widzi nieoczekiwana sytuacja na szynie)
- Brak blokady (grupa bus watcherów nigdy nie osiągnie stanu “*shared*” lub “*owned*”)
- Wszystkie zadania kiedyś będą obsługane

Wyniki

- Blokada:
 - Bus watcher procesora w klastrze 2 jest w stanie **“owned”**, adres pochodzi z pamięci w klastrze 1.
 - Procesor w klastrze 1 wysyła **“read public”**, które zostaje zakolejkowane. Bus watcher tego procesora zakłada blokadę.
 - Procesor w klastrze 3 wysyła **“read public”**, interweniuje bus watcher klastra 2 i wysyła **“write response”** do klastra 3. - oba bus watcher'y są **“shared”**, **“write response”** dociera do klastra 1 i pamięć zostaje zaktualizowana.
 - Procesor w klastrze 2 dokonuje zamiany cache'a – jego kopia jest już nieaktualna
 - Procesor w klastrze 2 wysyła **“read public”** i zakłada blokadę. Ten sygnał powinien zostać przekazany do klastra 1 (bo nikt nie jest w stanie **“owned”**).
 - Pojawia się blokada.